可编程的基准时钟倍增器 AD9854的可编程的4×～20×的REFCLK倍增器电路在内部从一个低频的外部参考时钟产生300 MHz的系统时钟，节省了用户的花费，减小系统时钟源的难度。
内部集成高性能DAC 两个12 b／300 MHz的DAC使输出信号的信噪塑封电感比(SNR)满足要求。
简单的高速串、并行数据接口 并行口的数据传输速率达到100 MHz，串行口也有10 MHz的速度，频率转换时间最低能达到10 ns。
多种工作模式 有五种可编程的工作模式：单音调模式、非斜升FSK、斜升FSK、线性调频和BPSK，在使用中可以根据不同的需要进行转换。
2．2 数字信号处理器——ADSP21065
ADSP21065采用超级哈佛总线结构，内部有4条独立的总线，分别用于双数据存取、指令存取和输入／输出接口，十分有效地将数字信号处理系统的主要功能块集成在一片芯片上。它的主要性能特点有：
主频最高可达66 MHz；片内O．5 MB SRAM，可以灵活地设置成16／32／40／48共模电感 b格式，用于数据／程序存储；乘法器为32／40 b浮点输入，40 b结果，或32 b定点输入，80 b结果；ALU支持32／40 b浮点加减，32 b定点加减，允许同时求2个操作数的和／差，这对于蝶形运算十分有利；运算单元具有120．MFLOPS的峰值运算能力，可以在单周期内带条件判断地执行一次乘、一次加、一次减和一次跳转；两个优先权不同的定时器中断矢量；同时16个循环寻址，同时2个位反序寻址。
2．3 系统设计
系统设计框图如图3所示，利用了AD9854的并行可编程模式，没有片选信号。D7～D0为8位双向并行可编程数据输入端口，A5～AO为6位并行地址输入端口。ADSP21065的WR，RD引脚分别与AD9854的RDB／CSB，WRB／SCLK引脚相连，对AD9854的读写进行控制。系统通过波形选择开关确定输出信号的波形模式，再由CPLD控制器将波形模式传送至AD-SP21065的FLAG引脚。然后ADSP21065通过8位数据线D7～DO将所选模式传送至AD9854的控制寄存器，并对AD9854进行相应的初始化和置数。DDS的两个频率控制字FTW1和FTW2通过D7～D0传送至双48位频率控制寄存器，确定输出信号频率。这样就会在AD9854的输出端产生正弦调制信号，此正弦信号是由AD9854内部的12位D／A转换得到的阶梯信号，含有丰富的高次频谱分量，需经过低通滤波器，通过放大电路进行放大获得所需输出信号。
3 软件设计
数字处理器ADSP21065有48位的超长指令集(VLIW)，一条指令可以包含多个可选操作。全部指令分成四大组：计算和数据存取、程序流控制、直接数据存取以及其他类指令。其中的计算和数据存取、程序流控制两组指令充分利用了ADSP21065片内多个功能单元的并行操作特性，可以同时进行乘法、加法、减法等多个运算，体共模电感现了ADSP21065超级哈佛结构的高效特点。整机系统软件设计采用了AD公司开发软件Visu-al DSP++，其提供了丰富的数据分析、处理菜单，大大提高了程序的设计效率。其总体流程图如图4所示。 
工型电感器4 结 语
随着无线通信、数字电视、卫星定位遥控遥测技术以及精密制导等现代高技术的广泛应用和不断发展，对频率源的频率稳定度、频谱纯度、濒率范围都有更大的要求，对作为频率源的频率合成器的性能要求越来越高。在目前已有一体成型电感器的各种频率合成技术中，DDS技术以其优越的性能得到越来越多的应用，同时也在应用中促进了该技术的进一步优化和发展。本文介绍了一种以AD公司DDS芯片AD9854和数字处理芯片AD-SP2106为设计基础的波形发生器系统设计方案，可以产生高精度、高分辨率的任意波形，给出了硬件接口电路设计以及软件系统流程设计。
1
一体成型电感工厂 美国IBM公司于当地时间2011年6月9日宣布，在SiC晶元上集成使用石墨烯作为通道的晶体管（GFET）和功率电感器，制作出了最大工作带宽超过10GHz的混频器IC。详细内容已 按产业链层级划分，物联网产业可分为支撑层、感知层、传输层、平台层，以及应用层五个层级。要真正实现“物联网”的概念，必须实现全面感知、可靠传递以及智能处理三个特点，而现在感知层无法做到真正的智慧感 干式牵引整流变压器 干式变压器在世界范围内得到迅速发展，时间要追朔到20世纪中后期，至今只有半个世纪。随着我国现代化建设的发展，城乡电网负荷不断增加。上世纪90年代在我国得以广泛应用。随着城乡电网建
上一篇： 基于AT91RM9200的以太网接口模块设计
下一篇：功率电感器
2/2 首页 上一页 1 2 |
