基于TMS32OVC5509 DSP的FIR数字滤波器的实现

摘要：FIR数字滤波器广泛应用于实时数字信号处理领域。本文介绍了FIR数字滤波器的结构、特点及设计方法，并采用窗函数法设计了FIR滤波器。利用TMS320VC5509 DSP芯片强大的数字信号处理功能实现了该滤波器。实验表明，此数字滤波器工作稳定，能够满足实时的滤波处理功能。
关键词：有限冲击响应滤波器；数字滤波器：TMS320VC5509

0 引言
在数字信号处理系统中，数字滤波器占有十分重要地位。而有限冲击响应(FIR)数字滤波模压电感器器因其具有系统稳定、运算速度快、易实现等特点，在图像信号处理、数据传输等领域被广泛采用。FIR滤波器可以由计算机软件来实现，也可以通过专用的数字滤波电路、专用的数字信号处理器或通用可编程DSP处理器来实现。其中计算机软件实现的方法速度较慢，常用于算法的模拟及仿真；专用硬件或专用处理器实现的方法速度快，但通用性较差、成本高：而通用可编程DSP处理器可通过编程实现各种数字滤波算法，使用灵活、功能强大，在滤波器设计中被广泛使用。本文主要介绍基于TMS320VC5509可编程DSP的FIR数字滤波器的设计与实现。

1 FIR滤波器的特点和基本结构
1．1 FIR滤波器的特点
(1)系统的单位冲激响应h(n)在有限个n值处不为零；
(2)系统函数H(z)在|z|>0处收敛，在|z|>0处只有零点，有限z平面只有零点，而全部极点都在z=0处(因果系统)；
(3)结构上主要是非递归结构，没有输出到输入的反馈，但有些结构电感器生产(例如频率抽样结构)中也包含有反馈的递归结构。
1．2 FIR滤波器的基本结构
FIR滤波器的基本结构是一个分节的延时线，把每一节的输出加权累加，得到滤波器的输出。数学上表示为：

由式(2)可画出FIR滤波器的一般结构，如图1所示：

2 FIR滤波器的窗函数设计法
常用的FIR滤波器的设计方法有窗函数设计法和频率抽样设计法。窗函数法设计的基本思想是设计一个电感生产厂家有限长滤波器频率响应来逼近理想滤波器的频率响应。设理想滤波器的频率响应为Hd(ejw)，其单位抽样响应用hd(n)表示。通常选择Hd(ejw)为具有分段常数特性的理想滤波器，因此hd(n)是无限长非因果的，不能直接作为FIR数字滤波器的单位抽样响应。窗函数设计法就是截取hd(n)的一段为有限长因果序列，并选择合适的窗函数进行加权作为FIR数字滤波器的单位抽样响应。窗函数法设计线性相位FIR滤波器的一般步骤为：
(1)首先是给定所要求的频率响应函数Hd(ejw)；
(2)求理想滤波器的单位抽样响应

(3)由过渡带带宽及阻带最小衰减的要求，选定窗函数w(n)，并估计窗口长度N；
(4)求得所设计的FIR滤波器的单位抽样响应

(5)求FIR滤波器的系统函数

通常整个设计过程可利用计算机编程来实现，可多选择几种窗函数来试探，从而设计出性能良好的滤波器。

3 FIR滤波器的DSP实现
3．1 TMS320VC5509简介
TMS320VC5509是美国德州仪器公司(TI)推出的新一代数字信号处理器，其CPU在结构上包含一个32×16位指令缓存队列、2个17位×17位乘累16位算术逻辑单元(MAC)、一个40位算术逻辑单元(ALU)、一个16位算术逻辑单元(ALU)、电感器原理一个40位桶形移位器和4个40位加法器。TMS320 VC5509支持多种工业标准的串行口，如：多通道缓冲串行口(McBSP一体电感s)、多媒体卡／安全数据串行口(MMC／SD)、USB和I2C总线接口等。还具有增强型主机接口(EHPI)、通用I／O口、可编程数字锁相环(DPLL)、计时器和多个DMA控制器等片上外设。TMS320VC5509高度并行的结构与优化的指令集合在一起，使得每个操作所需的时钟周期数在减少，而代码密度则在增加，进而提供了一个代码长度小、耗能低、高性能的数字信号处理引擎。1

实例设计 “表 1”所示规范为设计比较的基础。第一个设计使用一个耦合电感，而第二个则使用两个非耦合电感。一体成型电感使用一个耦合电感的设计是典型的 64W 输出功率车载输入电压范围。方程式1表明，耦

1.前言随着电子技术的迅速发展，使得电子电路的设计日趋复杂，单片机因为具有高集成度、高稳定性和成本低廉等特点，因而在电子设计中得到越来越广泛的应用。第一，使用数码显示管虽然成本低廉，但是显示内容非常有

增加输出电容(COUT)，从一体成型电感制作本质上来说，是增加了输出级所能储存的能量，也就意味着能供应电流的时间加长了。因此通过减慢负载的di/dt 瞬变，频率显著减小。有了输出电容(COUT)之后

 1/2    1 2 下一页 尾页