基于ADSP-TS201S的二维DMA数据传输

其中，①，②，…，⑧表示LVDS链路口数据传输顺序；lal表示AD1数据经过FIRa滤波器后的低1 KB数据，lah表示AD1数据经过FIRa滤波器后的高1 KB数据。滤波后的A／D数据进入乒乓缓存，smd电感器最后通过链路口将数据传输到DSP内部。这里要求，在下一个数据块采样结束之前，需要完成上一个数据块的传输、滤波、相关及功率谱分析等一系列较为复杂的数据处理。由于AD1，AD2是同步采样的，经过数字滤波器的数据通过LVDS链路口顺序传输，为了减少数据块调整和挑选的时间，这里采用链路口的二维DMA传输方式，可以快捷地将A／D采集的数据块按照流水顺序写入D电感器生产厂家SP内部存储区。
2．2 软件设计
以图4中所示的FPGA与DSP0的L3链路口的二维DMA数据传输为例，假设数据块大小设定为1 024点，其链路口数电感厂家据排列顺序如图6所示。

上标表示DSP0内部存储区内的偏移地址，每次D差模电感器MA中断传输4&time薄膜片式电感器s;1 024个数据，即每次传输4行1 024列大小的数据，8次DMA中断即可获得一个大电流电感时间片内的2个A／D采集数据经过4个FIR滤波器后的全部数据，而且数据块按照DSP0的流水线顺序排列。
DSP0软件需要完成L3链路口的初始配置和接受中断函数的设计，首先进行DSP系统时钟和UART及FIR滤波器系统的初始设置，然后进行二维DMA寄存器控制和内存块的分配，然后开启硬件A／D采集，等待二维DMA中断，进入中断后获得最终数据。软件流程见图7所示。

二维DMA中断处理代码如下：


其中的L3r_data为数据存储区的首地址。

3 结语
本文介绍了TS201的二维DMA传输，结合实例说明了链路口二维差模电感器DMA设置及应用方法，给出软件设置流程图及关键代码。实践证明，二维DMA传输能够保证大量数据的可靠传输，同时又解决了多处理器之间共用总线所产生的I／O瓶颈问题，增强了多处理器系统的并行处理能力，提高了系统流水线运行效率。

增加输出电容(COUT)，从一体成型电感制作本质上来说，是增加了输出级所能储存的能量，也就意味着能供应电流的时间加长了。因此通过减慢负载的di/dt 瞬变，频率显著减小。有了输出电容(COUT)之后

     本文介绍的是一款高功率因数、可控硅调光的LED驱动器，它可以在90 VAC至265 VAC的输入电压范围内为LED灯串提供额定电压28电感器打样 V、额定电流0.5 A的驱动。该LED驱动

1 引言雷达信号模拟技术根据信号注入点不同分为射频信号模拟、中频信号模拟、视频信号模拟。信号注入点位置越靠前，模拟越复杂，越接近现实；信号注入点位置越靠后，模拟越容易，逼真程度越低。因此应根据实际需求

 3/3   首页 上一页 1 2 3