基于FPGA的FIR滤波器的性能研究

摘要：目前FIR滤波器的一般设计方法比较繁琐，开发周期长，如果采用设计好的FIR滤波器的IP核，则开发效率大为提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的滤波器函数fir2得出需产生的FIR滤波器的系数，再导入FIR IP Core，成功完成了FIR数字滤波器的设计。另外分析了阶数与不均匀采样数据塑封电感对FPGA资源的影响和时生成FIR滤波器的输出性能的影响，并将实际输出的幅频特性图与我们需要的幅频特性图相比较，验证生成的FIR数字滤波器的性能。
关键词：FIR IP Core；FIR数字滤波器；滤波器系数；幅频特性图；EP2C8Q208C8N

在信号处理领域中，常常需要对信号进行加工处理，处理的本质就是信息的变换和提取，是将信息从各种噪声、干扰的环境中提取出来，变换成我们需要的形式。数字滤波器是由乘法器、加法器和延时单元组成的一种装置，是一个离散时间系统按预定的算法，将输入离散时间信号转换为所要求的输出离散时间信号的特定功能装置。在一般情况下，图像处理及数据传输都要求信道具有线性相位特性。有限冲击响应(FIR)数字滤波器就可以做成具有严格的线性相位，同时又可以具有任意的幅度特性。此外，FIR滤波器的单位抽样响应是有限长的，因而滤波器一定是稳定的。故FIR滤波器广泛应用于数字系统处理领域。但目前FIR滤波器的设计方法比较繁琐，开发周期长，本文则介绍了一种简洁有效的设计方法，并且注一体电感重它的资源及性能分析。
随着IC(Integrated Circuit)技术的发展和EDA(Electronic Design Automatic)工具的完善，各大FPGA器件厂商及第三方都陆续推广专门的信号处理IP(Intellectual Property)Core，使得基于FPGA的数字信号处理DSP(Digital Signal Processing)系统的开发更加便捷，利用IP Core设计FIR滤波器，设计周期短，占用逻辑资源少，其运算速度相比DSP处理器有很大的提高，故IP核也逐渐成为数字信号处理实现高
速实时的一种方式。
在设计一个FIR滤波器之前，首先要确定滤波器的技术指标。本文是通过MATLAB算出滤波器的系数，导入IP核，就可通过FPGA实现任意的我们需要产生的滤波器。

1 FIR数字滤波器的设计
1．1 FIR数字带通滤波器的系数设计原理
本文以设计带通滤波器为例介绍如何设计基于IP核的FIR数字滤波器。现有一双T带阻滤波电路如图1所示，测量一系列不同频率对应的幅值，根据测量的幅频特性关系，我们可通过MATLAB算出需要设计的带通滤波器的系数。其带阻网络的中心频率计算公式：

图2为实际中用毫伏表逐点采样法测量带阻网络的幅频特性图，用MATLAB软件绘制出其幅频特性图。由于电阻电容的标称误差，实际中测量带阻电路，其中心频率点f0在3．7 kHz，衰减31．2133dB。

FIR数字带通滤波器的系数设计原理是：设带阻网络的幅频特性为H1(jw)，FIR带通网络的幅频特性为H2(jw)，要实现数字幅频均衡，则要满足：
电感器厂家
由以上分析知：将带阻网络进行频率采样，测量带阻网络的频率值和对应的幅度值，则带通滤波器的幅度值实际可认为是带阻网络的幅度值的倒数。由带阻网络的幅频特性，可推算出需要产生的FIR带通滤波器的性能指标，如图3所示。

1．2 基于MATLAB的FIR数字滤波器的系数设计
最基本的FIR电感厂家滤波器可用下式表示：
片式电感器的用途
式(3)中x(n-i)是输入采样序列，h(i)是滤波器系数，N是滤波器的阶数，y(n)表示滤波器的输出序列。FIR数字滤波器设计的核心思想就是求出有限的脉冲响应来逼近给定的频率响应即求出这N个系数h(i)。1

(1)使用反向积分器而没有使用高通滤波电路，使得调理电路通道带宽的低频截止频率不方便调节，不能有效滤除l～10Hz的低频噪声。(2)电极片极化电势差异会导致初级放大的输出和参考

功率电感随着便携式电子产品的体积在不断缩小，其复杂性同时也在相应的提高。这使得设计工程师面临的问题越来越多，如电池 电池是一种能量转化与储存的装置，它通过反映将化学能或者物理能转化为电能。电池即

不隔离型降压式电源设计方法概论 非隔离降压型是现在普遍使用的电源结构，其几乎占了日光灯电源百分之九十以上。很多人都以为不隔离电源只有降压型一种，一说不隔离，就想到降压型，就想到说对灯不安全-指电源损

 1/3    1 2 3 下一页 尾页