EP1C3T100芯片内含1个PLL，外接40 MHz有源晶振为PLL提供时钟。时钟模块通过QliartusⅡ的megafunctions下的altpll配置生成。采用非补偿模式，输入／输出时钟比为5：1，输出的2路时钟c0，c1均为200 MHz。其中c0为clk_gen模块提供基础时钟。同时c1产生相位需要调整的Rφ2HV，用以满足CCD97增益寄存器转移过程中的严格时序要求。
在FPGA时序发生设计中，依照CCD97工作的流程，进行逆序设计。从最高频率的像素移位读出时钟到行转移时钟最后到帧转移这样的流程进行设计。框图如图4所示。
2．2．1 Iφ，Sφ，Rφ驱动设计
在设计Iφ，Sφ以及Rφ驱动电路时，统一采用Elantec半导体公司的EL7457。它是高速四通道CMOS驱动器，能工作在40MHz，并提供2 A的峰值驱动能力，以及超低的等效阻抗(3 Ω)，它具有3态输出，并通过OE控制，这对于CCD的驱动来说，容易实现灵活的电源管理。为了简化设计，固定Rφ2HV的电压幅值为典型值。在组成Iφ和Sφ的驱动电路时必须考虑CCD97驱动端的等效电容和电阻，如电感器生产表2所示。
电路的时间常数：
又因为上升时间与时间常数的关系为：
为了满足最佳上升时间(200 ns)的要求，必须在EL7457驱动输出端串上一个小电阻，原理如图6所示。
图6中，FPGA_CLKI1，FPGA_CLKI2，FPGA_CLKI3，FPGA_CLKI4为FPGA产生的TTL时序。ARM_IOE为ARM核产生的门控信号，用来控制驱动脉冲Iφ1，2，3，4的开关。由于理论与实际计算的误差，输出串接电阻R9，R10，R13，R14将通过硬件调试过程确定，以产生驱动CC97工作的最佳波形。同理，FPGA_CLKS1，FPGA_CLKS2，FPGA_CLKS3，FPGA_CLKS4为FPGA产生的TTL时序。ARM_SOE为ARM产生的门控信号，输出串接电阻待定。
在Rφ1，2，3产生电路中，因为其电压摆幅要求为0～12 V，故给它加以12 V的电源(见图7)。
它的驱动频率为11 MHz，输出的上升时间不需要串接电阻调节，可达10 ns。同理，FPGA_CLKR1，FP-GA_CLKR2，FPGA_CLKR3为FPGA产生的10 MHz的驱动时序，ARM_ROE为ARM产生的门控信号。这里还产生了一路控制行数据丢弃DG(Dump Gate)门控信号。电感厂家该信号的摆幅同Rφ1，2，3。以上电路的连接均通过Multisim仿真，仿真波形如图8、图9所示。
2．2．2 Rφ2HV高压倍增驱动设计
Rφ2HV的幅值决定着倍增倍数，是EMCCD的一项重要可调参模压电感数，必须在指定范围内可调以满足不同场合的应用。在设计Rφ2HV时，由于其驱动电压摆幅高，现有的专用驱动芯片不能满足其高压驱动要求，必须采用特殊方法实现。根据E2V的文档，Rφ2HV的波形即可以是正弦波，也可以是方波。如果共模电感器为方波，则其高电平要先于Rφ1变高，如果为正弦波，则要求其波峰要在Rφ1下降时到达。
如果采用方波脉冲，因为Rφ2HV为11 MHz，根据计算，其系统值将达2 W，CCD97上的功耗也将达到1 W；如果采用正弦波形式，可使CCD97上的功耗降到100 mW。在此，采用正弦波方式产生Rφ2HV。
周期矩形脉冲信号用傅里叶级数展开后，除了基波外，只有奇次谐波，在通过一个低通滤波器后，便能转化成正弦波。因为FPGA只能产生TTL时序，这里通过先将TTL的方波转化成正弦波，即可通过一个7阶的巴特沃斯滤波器，将20 MHz以后的高频分量衰减，保留基频。在得到10 MHz的正弦信号后，通过第一级放大，这里采用National Semiconductor公司生产的LM6172来构成。LM6172为双通道高速、低失真、低功耗的电压反馈型放大器。通过将工字型电感LM6172的双放大器组合起来形成双端输入／双端输出以增加带负载能力。1
油浸式变压器产品型号说明 S9系列变压器 S11系列变压器 油浸式变压器执行标准 a、GB1094.1～2-199模压电感器打样 6，GB1094.3,.5-2003电力变压器； 电感制造商 b、GB 微电子机械系统(MEMSMicl_0-ElccRo-Mechanic．alSystems)起源r上世纪50石0年代．是新兴的、跨多学科的高科技领域””。早在七十年代，美国学者就提出了基于硅半导体材 随着科技的进步和社会的发展，人们的生活水平不断地提高，各行业对供电的可靠性、安全性、连续性提出了越来越高的要求，很多场合需要采用两路电源来保证供电的可靠性和连续性。例如商场、银行、医院、通信部门、交通
上一篇： 如何解决FlexRay时钟同步的同向漂移
下一篇：功率电感器
2/3 首页 上一页 1 2 3 下一页 尾页 |
