一种基于分层级连DSP阵列技术的电子浮标设计

与其他声纳信号处理过程类似，电子浮标也涉及大量数据的实时处理。选用信号处理器时必须兼顾数据处理的复杂性和实时性要求，而DSP微处理器能够高效实时地完成声纳信号处理顺的波束形成、数字滤波、线谱增强、数值内插等多种复杂的数值运算，而且它体积小，应用灵活。因此本方案选用了DSP芯片作为电子浮标的数据处理中心。由于通过水听器阵提取的目标数据巨大，并需要进行FFT和ZOOM-FFT等复杂的蝶形运算，采用高性能的DSP处理器才能更好地满足实时性处理的需要。本文选用AD公司新近推出的超高性能并行ADSP21160微处理器[3]，它具有单指令多数据流的并行处理结构。该处理器比目前声纳设计中常用的A电感器生产厂家DSP21060和TMS320C40在性能上有较大的提高[3]。ADSP21160的时钟是ADSP21060的2.5倍，高达 100MHz，有两个并行的ADSP21060核，运算速度是ADSP21060的5倍；而且ADSP21160的14个DMA通道各自独立，具有4MB 内部存储空间。

考虑A/D采样率和ADSP21160的处理能力，仅用单片DSP对目标数据实时进行多种复杂运算会超出它的处理能力。对电子浮标而言信号处理过程可分解为若干个级连的分功能处理过程，而每个分功能处理过程，又可以分解为进行的子处理过程（主要包括数据差模电感器滤波、波束形成、延时测量、后置处理四个模压电感器子处理过程），这些子处理过程用单片DSP来完成。因此必须用多片DSP来进行信号处理才能满足大数据量和复杂运行的需要。而且电子浮标各个子处理过程之间数据传输具有较强的空间范围限制，在时间上也较为规律，因此本文采用分层级连DSP阵列结构进行数据处理，其硬件组成结构如图4所示。最高层的DSP负责协调整个系统的工作，并和GPS接收机、无线数值模块通过串口通讯；下一面的4个模块在电路组成上模块通过串口通讯；下一层的4个模块在电路组成上相同，其中，EPROM是程序存储器，高速RAM用来暂存数据，数据缓冲和译码等由一片EPLD可编程逻辑器件实现，模块间通讯都通过双口RAM来实现。1级模块用来数字滤波，2级模块用来波束形成，3级模块用来信号延时测量和目标位置解算，4级模块用来后置处理。四个模块采用信号流水级连形成，统一受最高层DSP控制，共同构成了既紧密耦合又相互独立，数据传送效率高的级连数据处理系统。

信号处理模块主要涉及基于DSP硬件平台的各种算法实现，该模块的组成如图5所示。A/D变换后的数字信号，先经过频带可变的128点FIR数字滤波后进行存储器动态滤束形成。约束形成是水声信号处理中的常用技术[1]，它一方面可提高信噪比，另一方面可使水听器阵具有空间选择性，从而抑制其他方向来的相关干扰；完成波束形成后为了便于显示处理和适应显示器的灰度要求，需要进行后置能量积累和数据的动态范围压缩处理。这里的后置积累采用绝对值检波分级处理，采用分级的目的是保证输出具有连续、调和的灰度，动态范围压缩就是将数据由16位压缩到8位，可采用丢掉低8位的线性压缩方式和对数压缩的非线性压缩方式；在进行后置处理的同时，利用波束形成后的数据进行信号延时测量。为了提高延时处理的精度，这里采用粗测和精测两个过程，其中精测采用自适应噪声抵销法。该方法主要思想是通过LMS算法调节由多节抽头延迟线构成的自适应滤波器的权系数，然后进行迭代平均而得到精度优于40μs的粗延时估计。在粗估计的基础上采用互谱技术、二次相关技术和极性相关技术进行延时精测，这里采用64点互谱运算和逆序方式的极性相关方式，通过延时精测可使延时的精度优于25μs；得到不同水听器的精确延时后即可通过经典的3点阵法测距。1

单电感多输出(Single．InductorMultiple．Output，SIMO)是最近出现的～种新型多输出开关变换器结构，利用各输出支路分时工作的原理，仅使用单个电感即可实现多路输出电压，非常适应于多值

通常LNA的输入端要求匹配到50欧姆的实数阻抗。为了满足这一要求，CMOS低噪声放大器的输入级常用结构主要有四种：1)具有并联电阻输入的共源放大器；2)串并联电阻反馈放大器；3)源极

变频器看法以及变频器代理北京市京湖电器设备厂是主要变频器，调压器和电抗器,变压器产品的专业型企业，所以对变频器看法以及变频器代理有一定的见解和认识。一、关于delta变频器品牌台达集团目前在交换式电源